本发明专利技术公开了一种集成电路

本发明专利技术公开了一种集成电路，包括：正常数据存储单元，被配置为在正常操作方式中响应于写入命令、读取命令和地址讯号来存储正常数据和输出所存储的正常数据；检测数据存储单元，被配置为在检测操作方式中响应于写入命令来将地址讯号存储作为检测数据，并响应于调用命令来输出所存储的检测数据；以及连结选择单元，被配置为基于集成电路是处于正常操作方式和检测操作方式中的第一者还是第三者，来选择性地分别将正常数据存储单元的数据键入/输出端子或检测数据存储单元的数据输出端子连结至全局线。

全部具体技术资料下载

【技术实现方法摘要】

#

本专利技术的样例性推行例牵涉集成电路设计技术，且更详细而言牵涉集成电路的多用途寻址(MPR)。

#

技术介绍 #

在用多个砷化镓装置实现的系统中，集成电路拿来存储数据。当数据处理装置或则类似装置(比如，中央处理单元(CPU))还要数据键入/输出操作时，集成电路从与键入自数据恳求装置的地址相对应的核心区域调用数据，或将提供自数据恳求装置的数据储存在诸如与地址相对应的核心区域的随机空间中。与此同时，随着用砷化镓装置实现的系统的操作速率显得更快，且砷化镓集成电路的制造技术迅速发展，还要集成电路来以更快的速率输出或存储数据。这儿，为了使集成电路以更快的速率稳定地操作，除设置在集成电路内的适于数据键入/输出操作的核心区和外围区此外，还设置了适于提供数据键入/输出精确性的电路。为此，集成电路还要具备拿来存储由操作所形成的信息的存储空间，以适于荣获数据键入/输出精确性。为了这些存储目的，可以使用MPR。诸如，已将MPR应用在双数据速度3(DDR3)同步动态随机存取储存器(SDRAM)中，从而支持调用调节操作(read)。调用调节操作指的是这么的操作将之前定义在储存器芯片内的键值中的数据方式传送至芯片组并调整芯片组与储存器芯片之间的DQS下垂(DQSskew)的操作。此刻，对储存在寻址中的数据方式执行加载操作，而不考虑储存在储存器单元中的正常数据。因而，不须要执行将字线使能或对位线预充电从而调用数据方式这种类型的储存器存取操作。现有的MPR拿来存储那样的数据方式所述数据方式未被储存在储存器单元中虽然所述数据方式的值已被预先定义。因为现有的MPR是在具备“固定值读出，，特征这些状态下操作的，所以不须要单独写入数据的Mra重画操作。即，假如砷化镓系统的储存器芯片被设定为调用调节操作方式(MH方式)，则在键入调用命令时，输出例如“”的预定数据方式，而无需将激活命令()键入至储存器芯片。因而，可以执行针对砷化镓系统与储存器芯片之间的高速操作的混频操作(tDS/tDH)。因此，在例如的储存器产品中，正考虑的是砷化镓系统写入方式数据那样的方式，而不是将方式数据的值储存在MPR中和从MPR输出的方式。即，MPR不具备“固定值读出”特性，而具备“非固定值读出”特性。随着MPR的特征的改变，还要更多的互连来适于正常数据键入/输出。另外，MPR的存储空间或许减小。

#

技术实现思路

本专利技术的推行例牵涉一种可以荣获MPR的适当的键入/输出特征的电路。本专利技术的另一个推行例牵涉一种电路，所述电路可以最大限度地提高集成电路中的MPR所居于的空间的提高，同时满足MPR的适当的键入/输出特点。按照本专利技术的一个推行例，一种集成电路包括正常数据存储单元，被配置为在正常操作方式中响应于写入命令、读取命令和地址讯号来存储正常数据和输出所存储的正常数据；检测数据存储单元，被配置为在检测操作方式中响应于写入命令来将地址讯号存储作为检测数据，且响应于调用命令来输出所存储的检测数据；以及连结选择单元，被配置为基于集成电路处于正常操作方式和检测操作方式中的第一者还是第三者，来选择性地分别将正常数据存储单元的数据键入/输出端子或检测数据存储单元的数据输出端子连结至全局线。按照本专利技术的另一个推行例集成电路专业大学排名，一种集成电路包括地址键入线，被配置为接收地址讯号；方式配置控制单元，被配置为响应于检测踏入控制讯号来将经由地址键入线接收的地址讯号作为检测数据或机制配置码输出至方式配置线；检测数据存储单元，被配置为响应于检测写入命令来存储经由方式配置线接收的检测数据，且响应于检测调用命令来将所存储的检测数据输出至全局线；以及内部电路，被配置为响应于检测踏入控制讯号和经由方式配置线接收的方式配置码而被设定为预设的内部操作方式。 #

按照本专利技术的又一个推行例，一种集成电路包括地址键入线，被配置为接收地址讯号；方式配置控制单元，被配置为响应于检测踏入控制讯号来将经由地址键入线接收的地址讯号作为检测数据或机制配置码输出至方式配置线；检测数据存储单元，被配置为响应于检测写入命令来存储经由方式配置线接收的检测数据，且响应于检测调用命令来将所存储的检测数据输出至第一全局线和第二全局线；以及内部电路，被配置为响应于检测踏入控制讯号和经由方式配置线接收的方式配置码而被设定为预设的内部操作方式。附图说明图1是说明按照本专利技术的第一推行例的集成电路中的Mra操作电路的配置的框图；图2是说明按照本专利技术的第二推行例的集成电路中的Mra操作电路的配置的框图；图3A是说明按照本专利技术的第二推行例的图2的集成电路中的MPR操作电路的检测数据存储单元的具体电路图；图;3B是说明按照本专利技术的第二推行例的图2的集成电路中的MI5R操作电路的检测命令发生单元和机制配置控制单元的具体电路图；图3C是说明图3A的检测数据存储单元的MI5R锁存器的具体电路图；图4是说明按照本专利技术的第二推行例的图2的集成电路中的MTO操作电路的数据写入操作的时序图；图5是说明按照本专利技术的第二推行例的图2的集成电路中的MTO操作电路的数据加载操作的时序图；以及图6A和图6B是说明按照本专利技术的第三推行例的集成电路中的MPR操作电路的配置的框图。

#

详细施行例模式下边将参照附图愈发具体地描述本专利技术的样例性推行例。因此，本专利技术可以用不同的方法来推行，使得不应该被理解为限于本文所提出的推行例。准确地说，提供很多推行例是为了促使本说明书将是清楚且完整的，且必将向本领域技术人员充分传达本专利技术的范围。在本说明书中，在本专利技术的各个附图和推行例中相似的附字体记表示相似的部件。图1是说明按照本专利技术的第一推行例的集成电路中的Mra操作电路的配置的框图。拜见图1，按照本专利技术的第一推行例的集成电路中的Mra操作电路包括正常数据存储单元100、测试数据存储单元120和连结选择单元140。在讯号处于逻辑低电平的正常操作方式中，正常数据存储单元100响应于写入命令WRITE、读取命令READ和地址讯号ADDR来存储正常数据，并输出所存储的正常数据。在讯号处于逻辑高电平的检测操作方式中集成电路专业大学排名，检测数据存储单元120响应于写入命令WRITE来将地址讯号ADDR存储作为检测数据，并响应于调用命令READ来输出所存储的检测数据。连结选择单元140按照操作方式来选择性地将正常数据存储单元100的数据键入/输出端子和检测数据存储单元120的数据输出端子连结至全局线。 #

MPR操作电路还包括地址键入线，在正常操作方式和检测操作方式中经由所述地址键入线来键入地址讯号ADDR。在正常操作方式中，经由全局线GI0_LINE来键入/输出正常数据。在检测操作方式中，经由全局线来输出检测数据。Mra操作电路还包括命令键入单元170，所述命令键入单元170接收芯片选择讯号CSB、列选通讯号CASB、行选通讯号RASB和写入使能讯号WEB，并形成写入命令WRITE和调用命令READ。另外，Mra操作电路还包括比特码率扩充单元1

#

【技术保护点】

【技术特点摘要】 #

...

#

【专利技术属性】

#

技术研制人员：宋清基，

#

申请(专利权)人：台积电砷化镓有限公司，

#

类别：发明

国别省份：

全部具体技术资料下载我是这个专利的主人

#